This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

JP 62-122275 303.356us1

2/9/1
DIALOG(R)File 347:JAPIO
(c) 2000 JPO & JAPIO. All rts. reserv.
02205375 **Image available**

MIS TYPE SEMICONDUCTOR DEVICE

PUB. NO.: 62 -122275 [JP 62122275 A]

PUBLISHED: June 03, 1987 (19870603)

INVENTOR(s): YAMAMOTO HIDEKAZU

ASAI SOTOHISA IWADE SHUHEI YUYA NAOKI

APPLICANT(s): MITSUBISHI ELECTRIC CORP [000601] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 60-262749 [JP 85262749] FILED: November 22, 1985 (19851122)

INTL CLASS: [4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097

(ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS);
R098 (ELECTRONIC MATERIALS -- Charge Transfer Elements, CCD &

BBD)

JOURNAL: Section: E, Section No. 554, Vol. 11, No. 341, Pg. 141,

November 07, 1987 (19871107)

ABSTRACT

PURPOSE: To eliminate the effect of an interface level and to obtain a highly reliable semiconductor device, by changing the composition of amorphous semiconductors, and providing the minimum value of a forbidden band at a part inner than the interface between an insulating film and the semiconductor.

CONSTITUTION: On an insulating substrate 5, a gate electrode 6 is formed. A gate insulating film 1, amorphous semiconductors, e.g., amorphous silicon carbide layers 2 and 4, and an amorphous silicon layer 3 are formed in the same film growing tank. Thereafter, source and drain electrodes 7 and 8 are formed. By forming the amorphous semiconductors having the different forbidden bands at the interface between the insulating film and the semiconductors, a potential well is formed. Since carrier charge is present in this well, the effect of the interface level is not received. In the MIS type FET having such a structure, a current path is formed as shown by an arrow, and the effect of the interface level is not exerted, too.

@日本国特許庁(JP)

⑪特許出願公開

砂公開特許公報(A)

昭62 - 122275

@Int,CI,4

胜別記号

厅内整理番号

公公開 昭和62年(1987)6月3日

H 01 L 29/78

8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

の発明の名称 MIS型半導体装置

到特 题 昭60-262749

②出 瞑 昭60(1985)11月22日

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・ 和 秀 砂発 明 者 本 ш アイ研究所内 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・ 外 澧 井 伊美 明 者 アイ研究所内 伊丹市瑞康4丁目1番地 三菱電機株式会社エル・エス・ 平 秀 岩 H 蚏 老 70条 アイ研究所内 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・ I 敌 **②**希 明 者 油 谷 アィ研究所内 東京都千代田区丸の内2丁目2番3号 三菱電機株式会社 ①出 額 人

00代 理 人 弁理士 大岩 增雄 外2名

170A 2001 1983

1、発明の名称

MIS型半導体整體

2. 修許額求の短囲

- (1) 非易質半導体とゲート絶縁衰とゲート循係 からなるMIS型半導体装置において、前配非晶 質半導体の組成を変化させ絶縁腰一半導体界面よ り内的に原例状態の最小値をもたせたてとを特徴 とするMIS型半導体装置。
- (2) 非函数半導体が3層からなり、中央層の類制で幅が緩小であることを特徴とする特許額求の 範囲銀(1)項記載のMIS競挙導体数数。
- 3. 発明の詐綱な説明

(産業との利用分質)

との発明は、既体領協案子のスイッチング業子 や、液品ディスプレイの駆動業子に用いられる非 島質半導体を用いたMIS単半導体装置に関する ものである。

(従来の技術)

飾 3 関は エレナトロニアス レークオ(Electronits Letters)

vol. : B (1982) P 5 9 9 に示された従来の非品面半球体を用いたM [5 題 P E T の断面図であり、図において、1 はゲート粒縄鉄、3 は非品質シリコン、5 は転機装板、6 はチャ オルを創御するゲート電極、7.8 は電流を取り出すソース、ドレイン電機である。

次に動作について説明する。ドレイン関係目から、ソース電形でに達する電流道路を矢印で示してある。電流は非晶質シリコン3中を一度能方向に通り、ゲート地鏡観1の界面に適する。その後、世流は地鏡膜ー半導体の界面に形成されたチャネルを通りソース部に達し、再び触方向に流れ、ソース電板でより外部に取り出される。

[発明が解決しようとする四週点]

従来のMIS型半導体装置は以上のように構成され、動作しているので、界面等位の影響を強く受け、ドレイン電流が長時機にわたり減少型のドリットを示す等の関端点があった。

この死例は、上記のような問題点を解消するためになされたもので、チャネル領域を拍攝膜一半

海体界面から速ざけ、界面単位の影響をなくする とができる非晶質半導体を用いたMIS型半導体 装置を得ることを目的とする。

(問題点を解決するための手段]

この殆順に係る非異型半導体を用いたM IS型半導体整理は、非異型半導体の組成を変化させ、 铂繊維一半導体界面より内部に規則供幅の最小値 をもたせたものである。

(作用)

との発明においては、非晶質半導体の類例帯盤の変化により、絶謀膜一半導体界面から離れたところにポテンシャルの井戸が形成される。キャリア電荷は、この部分に存在するため、界面単位の影響を受けないようにする。

(突舷例)

部1回はこの范明の一类施例である非品質半導体を用いたMIS型FETの新面型であり、第2 図はこの発明における特徴的なパンド数である。

男1回において、1年ゲート絶縁数、2,4は 非裁領半導体、例えば非過質炎化シリコンであり、 3 は非品質シリコンである。絶縁話板5上にゲート電極6を形成し、ゲート絶称膜1、非品質米導体すなわら非品質炭化シリコン2、4 および非品質シリコン3を同一の成態槽内で推研した役、ソース、ドレイン電極7、8を形成する。

第2回に示したように、絶縁酸一半導体界面に 類制都幅の異なるアモルファス半導体を形成する ことにより、ポテンシャルの非戸が形成される。 するとキャリア電視は、この井戸に存在するため、 界面単位の影響を受けないようになる。

とのような構造をもつは I S型ドゼTにおいては、電流通路は高 1 図の矢向のでとくなり、やはり界 図単位の影響を受けないようになる。なお、第 2 図で、B z は伝導者、E u は低電子形、B n はフェルミレベルを示す。

なお、上記実施例では、非品質半導体として非品質度化シリコンおよび非晶質シリコンを用いたものを示したが、原例格幅の大きな半導体に非品質量化シリコン、解例格幅の小さな半導体に非品質シリコンゲルマニウム、非品質シリコンスズを

用いてもよい。さらに鎮御帯幅の変化は、設備的なものではなく、迎線的なものでもよい。

また上記交施的ではゲート電極6とソースを係り、ドレイン電腦8が結婚順一半導体評価をはないまりが電極構造のMIS型FETの場合について説明したが、ゲート電極8とソース電極7にはいいは極8とソース電極7にはのMIS型FETやCCD等の値のMIS型を関係を要する。

(発明の効果)

との発明は以上説明したとおり、 M 【 S 構造生態制形態の異なる非晶質半導体で形成し類制帯値の最小値が記録膜ー半導体界面より内部にもたせたので、界面準位の影響をなくすととができ、信頼性の真い半導体装置が得られる効果がある。

4. 包面の司単な説明


第1回はくの発明の一度終例によるMIS型P ででを示す断値図、第2回はその発明における特 徴的なパンド型、第3回は従来のブモルファス半 選体MIS型でピナを示す前面関である。

図において、1はゲート物理院、2、4は預別 術館の大きな非晶質半導体、3は類倒研唱の小さ な非晶質シリコンである。

なお、各四中の度一符号は同一または相当部分 を示す。

代理人 大 岩 增 班 (外 2 名)

2 Z





 \mathbf{M}

兟

X

m 無





帶 (日発) 61 7 22 年 月 日 昭和

特許庁長官職

ili

1, 事件の表示

特额昭 80-282748号

2、発明の名称

MIS型甲基体类質

3. 補正をする者

事件との関係 特許出領人

東京都千代田区丸の内二丁目2番3号

(601) 三菱電機株式全柱 代巻者 志 岐 守 哉

4.代 塑 人 住所

東京都千代田区丸の内二丁目2番3号

三菱電優株式会社内

(7375) 弁理士 火 岩 増 雄 🎊

(注册元(33(213) 342(14所证)



5 . 福正の対象

明細母の発明の辞細な説明の穏

- 6 . 和正の内容
- (1) 明加会路1頁20行の「レータズ」を、「 レターズ」と初正する。
- (2) 同じく部2貫10行の「ゲート絶縁膜)の 界面」を、「ゲート絶縁膜)との界面」と相正す る。
- (3) 同じく虫3頁14行の「受けないようにする。」を、「受けないようになる。」と補正する。
- (4) 同じく第5頁14行の「歴少値が」を、「 最少値を」と新正する。

U E